Robei
  • Robei2017暑期实训--7天搞定FPGA 圆满结束

  • 816日,来自合肥工业大学、南京理工大学的同学们结束了Robei -- 7天搞定FPGA的暑期实训生活,在短短7天时间里,从对FPGA/Verilog一知半解甚至一无所知,到能够熟练使用Robei EDA专业仿真工具,独立自主设计IP并且实现特定功能,同学们感受到了Robei的强大魅力,也为自己在短短7天能够掌握简单FPGA设计流程而感到骄傲。

    实训结束答辩

    16日上午,同学们以答辩的方式向Robei高级工程师们展示了自己的学习成果,在展示PPT的过程中,可以感受到同学们从7天紧张的实训生活中收获了知识,也得到了成就感。Robei工程师在肯定同学们学习成果的同时,也给出了自己的建议,希望同学们可以将学习成果完善,设计出更优秀的作品。

    总经理为优秀学员颁发聘书

    答辩结束后,以同学们7天来的学习成果及答辩表现为依据,经过初步筛选,由总经理吴国盛先生为实训成绩优异的同学颁发Robei铜牌讲师的聘书,希望同学们能够珍惜本次实训所学,继续深造,Robei会对被授予铜牌讲师资格的同学进行专业培训,保证大家达到Robei铜牌讲师的专业水平。

    Robei为同学们践行

    实训结束后,Robei全体员工为同学们践行,组织大家聚餐。席间,大家畅谈对本次实训的心得体验,表示从实训中不仅获取了知识,也结识了许多对FPGA感兴趣的志同道合的小伙伴,与主讲教师陈涛老师建立了深厚的感情,对Robei的课程也给出了自己的建议,祝愿Robei实训能够越做越好,让更多想要快速学习FPGA的同学能够了解并参与进来,实现自己学习FPGA的初级目标。

    Robei软件与教材

    下面就让小编为大家安利一下本次课程的神器Robei可视化芯片设计软件吧。

    Robei可视化芯片设计软件,是一款全新的拥有自主知识产权的集成电路设计工具,也是世界上最小的芯片设计仿真工具。Robei软件不仅具备传统的设计工具的代码编写、编译、仿真功能,更增加了可视化和模块化设计理念,将先进的图形化与代码设计相融合,具有模块设计透明化,方便模块重新利用,加快设计进度的特点。

    Robei可视化芯片设计软件

     功能:可视化数字电路前端设计仿真

     用途:可视化芯片设计/FPGA设计和前端仿真设计

     支持语言:Verilog HDL    

     软件大小:5.5MB    

     设计方式:框图加代码设计   

     代码生成功能:支持

     自带波形查看工具

     具备分层设计功能

     提供IP透明

     引脚颜色区分

     连接线用颜色区分

     可支持开发板引脚分配:Xilinx和Altera

     拥有配套实验教材       

     获取形式:网络下载+线下授权方式

    “工欲善其事,必先利其器”,Robei教材以初学者为根本出发点,严格遵循FPGA初学者循序渐进的学习进度,力争为学员扫平集成电路设计系统障碍,使学员能够快速平稳的提高FPGA设计水平,独立自主完成设计任务与目标。