Robei EDA 需注意问题和解决方法

1.模型上的引脚的一些属性是写保护的，不能修改，但是位置和颜色信息可以随意调整。

2.保存的路径中不能含有中文和空格,不能以数字和特殊字符开头.

3. 命名时不能命名成verilog的关键字，如“module”，“if” 等，也不能以数字开头，不能含有中文，不能含有空格。文件存储路径中也不能有空格和中文。

4. 写代码的时候不需要写module…… endmodule和引脚声明，因为系统会自动生成。

5. 必须点"Compile" 才能生成代码，然后再点"Run".

6. 完整代码的查看：在“Code”中，你只能看到用户输入的代码部分，而且这些代码不是从第一行开始计数的。点击菜单“View”中的下拉菜单“CodeView”，你可以看到所有的代码，包括自动生成的。

7. 没注册也可以运行：没有注册，可以运行不超过3个模块的仿真。

8. testbench的输入端口如果用initial赋值，则端口类型需要是reg类型。

9. 出现syntax error？

一般是语法错误，一般是拼写或符号错误、缺少语句、缺少符号等。需要根据错误信息提示的代码行数检查错误。点击错误信息，代码会自动跳转到错误行，请检查这一行上一行或者下一行确定具体错误位置。

10. error: xxx is not a valid l-value in traffic？

说明xxx的Datatype应该是reg类型，但是你设置成了wire类型。

11. reg xxx; cannot be driven by primitives or continuous assignment.

说明xxx应该是wire类型的，你设置Datatype为reg类型，而且在assign语句中使用了。请修改为wire类型或者不要采用assign语句赋值。

12. Datasize are not equal.

连线的两个端口的位宽不一致。Robei软件中，添加子模块时，需要注意： ①子模块的端口属性是只读模式，不能直接修改； ②需要打开子模块工程进行修改，修改完保存； ③保存完后回到刚才的设计，点击Refresh菜单自动加载。

13. duplicate declaration.....

检查端口或变量是不是声明定义了多次。在Robei软件中设置端口属性后，软件会根据端口属性生成端口声明代码，不需要自己手动再声明一次。

14. If you want to see the waveform, make sure you have the "Type" changed to "testbench"

只有testbench测试文件才能运行仿真，设计文件不能直接仿真看波形。新建testbench测试文件有两种方法： ①在设计文件上右键选择Create Test快速生成testbench框图然后进行测试文件的设计； ②点击新建按钮，在弹出的New Project Setting页面把Module Type设置为testbench。

15. port xxx on model mmmm is not connected

子模块的端口xxx没有连线。也可以在子模块端口的属性栏里，在Connect栏添加想要连接的顶层模块内部信号.