Robei
  • 自适应芯片简介

  • 随着计算量的激增,人工智能的发展,纯粹依赖于工艺革新的集成电路发展遇到工艺成本上升和垄断化竞争的发展瓶颈。CPUGPUFPGA和神经网络架构正在不断地竞争与融合,以求达到高性能低功耗的目的。针对高性能低功耗的需求,我们提出了快速动态可重构的自适应芯片架构,通过快速切换芯片内部配置,可以降低对芯片制造工艺的依赖、降低功耗、提升并行处理的能力、不再受制于美国禁止高端FPGA出口中国的限制。同时自适应芯片具备动态可重构功能,实现微秒到纳秒级别的全部或部分动态重构,比FPGA的动态重构速度提升了几个数量级,满足实时性要求、提高了计算的灵活性、实现软件定义芯片、非常适合流式数据的处理。芯片一旦有损坏单元,可避开损坏单元进行重配置,实现算法级别损坏自修复。自适应芯片可以应用到图像处理、大数据、虚拟现实、增强现实、监控、工艺厂商的逻辑缺陷检测、移动设备、机器人、无人机、显示器等各个领域。


    传统的SOC片上系统的竞争将会导致芯片集成的东西越来越多,面积越来越大,为了缩小芯片尺寸,设计公司必须提升芯片制造的工艺水平,才能在同样的面积下,实现更多的功能。这就导致芯片设计整合的难度上升、IP成本的上升、测试工艺和难度上升、稳定性下降。同样,这些问题随着工艺制成的先进化,最终导致成本的急剧增加。所以SOC片上系统会导致集成电路的竞争变成资本竞争,最终导致垄断。我们的自适应芯片采用的是硅晶圆复用的策略,在同一块硅上,通过在不同的时间点配置成不同的功能,达到按需配置的目的。每次重擦除写入的时间要足够的短,就可以在使用过程中感觉不到切换,整个芯片重构才1微秒。同时,如果两次重构内容差别比较少,可以实现纳秒级别的重构,速度更快。每次重构,芯片都可以同时布局多条计算通路,实现并行处理。


    image.png


    集成电路的设计遵循摩尔定律,以前通过提升工艺,提升频率来满足处理器的需求,在3G时代,采用多核SOC系统,伴随着工艺提升才能满足带宽数据对处理的需求。到了4G时代,带宽增速10倍,但是计算频率提升不足,主要依赖于多核系统和工艺提升来满足计算需求。但是这个时候手机爆炸频繁,原因在于功耗提升,锂电池能量密度有限,手机每天一次充电,用户需求反逼设计厂商降低功耗。目前降低功耗的主要办法只有提升工艺、降低内核电压。也有很多公司通过CPU+FPGA(神经网络)的异构计算来提升计算性能,降低功耗,以求满足越来越多的计算需求。FPGA编程理念和方式本身与CPU的不同,虽然有高级语言综合,也不能达到让FPGA瞬间切换的目的。我们提出的CPU+自适应芯片架构,完全另辟奇境,从另外一个方向实现了瞬间芯片切换,达到高速动态可重构的目的。

    image.png

    image.png

     image.png

    若贝拥有自己的芯片设计与仿真工具和开发板,可以模拟芯片内部的计算过程,达到时序精确。同时,该设计工具非常容易使用,即使不会编程的人员,也可以顺利操作。整个软件体系、结构完全自主开发。


    image.png

    image.pngimage.png

    Robei自适应芯片可以应用于处理数据量大的计算操作上。许多领域的计算需求不断增长,如监控、云计算、声纳探测、无人机、图像处理、VRAR等。


    image.png

         若贝目前对于签署NDA保密协议的客户提供内部资料,欢迎大家前来咨询。